Design Gateway上市了新产品“IP Rock”，该产品通过外置加密芯片和FPGA中内置的IP内核来保护用户及第三方的逻辑和IP内核。加密方式为AES（Advanced Encryption Standard）。

       该产品工作原理如下：将具有加密密钥的IP内核与用户逻辑一起内置在FPGA中。该IP内核可生成128位的数据，向外置的加密芯片发送。该芯片进行加密处理并向FPGA返回认证数据。然后解密数据，与原数据比较。只有比较结果一致时，才向用户逻辑输出授权信号。这样，用户逻辑就可以工作了。

处理流程（Design Gateway数据）

       在没有加密芯片等情况下，如果比较处理中数据不一致的话，用户逻辑就不工作。发送给加密芯片的数据以大约200ms的间隔进行变更，提高了安全性。

       加密芯片采用8引脚封装，3个引脚与FPGA连接。加密密钥通过专用写入器由用户写入。也可提供已写入密钥的加密芯片。嵌入FPGA的IP内核方面，美国阿尔特拉的FPGA使用的是大约1200LE和2万4500bit的内存。美国赛灵思的FPGA使用约400 Slice和1个RAM块。（记者：小岛 郁太?）